印度班加羅爾和德國慕尼黑2021年3月29日 /美通社/ -- 正確功能CPU構建和片上系統(tǒng)執(zhí)行設計驗證產品供應商Valtrix Systems和可定制RISC-V?嵌入式處理器IP領先供應商Codasip今天宣布，兩家公司將合作驗證基于RISC-V的系統(tǒng)。

此次合作致力于將Valtrix STING產品添加到Codasip廣泛的處理器驗證方法中。STING的設計驗證功能完美適用于驗證處理器，因為它能夠在多個待測設備環(huán)境中生成便攜式自檢激勵信號，并且允許用戶使用其測試激勵編程架構來執(zhí)行架構式和微架構式功能。

Valtrix首席執(zhí)行官Shubhodeep Roy Choudhury表示：“復雜CPU和片上系統(tǒng)的執(zhí)行在提交給最終用戶之前需要進行徹底的驗證。STING提供一種功能強大且經過充分驗證的設計驗證方法，用于測試RISC-V特性和擴展功能的架構合規(guī)性和功能正確性。我們非常自豪能與Codasip合作，利用STING為他們的工程團隊提供驗證需求支持。”

Codasip驗證總監(jiān)Philippe Luc表示：“Codasip通過進行嚴格的驗證以確保其處理器IP產品的質量。Codasip在其驗證戰(zhàn)略中始終采用多種方法，與Valtrix合作和使用STING工具可為處理器激勵提供另一種補充方式。STING采用市場上的一種獨特方式進行測試，可幫助我們在產品發(fā)布前發(fā)現錯誤。”

Codasip綜合使用Codasip Studio、內部工具和第三方工具進行處理器驗證。例如，通過專用隨機模式生成和定向測試，處理器可進行部件級驗證。除內部程序生成器之外，架構測試還可用于最高層級。一致性檢查工具可確保黃金參考和RTL之間的相同執(zhí)行。同時，還采用形式技術來確保質量。使用此次合作中的Valtrix STING產品為Codasip的RISC-V處理器又增加了一級測試。

關于Valtrix的STING設計驗證工具

STING是一個面向基于RISC-V的執(zhí)行的設計驗證平臺。該平臺可配置為生成便攜式裸金屬程序，包含自檢架構式正確測試激勵功能，然后可在模擬、FPGA原型、仿真或硅片上激活。有關Valtrix設計驗證技術和產品的更多信息，請訪問www.valtrix.in。

關于Codasip

Codasip提供領先的RISC-V處理器IP和高層級處理器設計工具，為IC設計人員提供RISC-V open ISA的所有優(yōu)勢，以及定制處理器IP的獨特能力。作為RISC-V基金會的創(chuàng)始成員以及基于LLVM和GNU的處理器解決方案的長期供應商，Codasip致力于為嵌入式和應用處理器的開放標準貢獻力量。Codasip成立于2014年，總部位于德國慕尼黑，目前在歐洲擁有研發(fā)中心，在全球均有銷售代表。有關我們產品和服務的更多信息，請訪問www.codasip.com。有關RISC-V的更多信息，請訪問www.riscv.org。

【免責聲明：CSDN本欄目發(fā)布信息，目的在于傳播更多信息，豐富網絡文化，稿件僅代表作者個人觀點，與CSDN無關。其原創(chuàng)性以及中文陳述文字和文字內容未經本網證實，對本文以及其中全部或者部分內容、文字的真實性、完整性、及時性本網不做任何保證或者承諾，請讀者僅作參考，并請自行核實相關內容。凡注明為其他媒體來源的信息，均為轉載自其他媒體，轉載并不代表本網贊同其觀點，也不代表本網對其真實性負責。您若對該稿件有任何懷疑或質疑，請立即與CSDN聯(lián)系，我們將迅速給您回應并做處理。】